

PROGETTAZIONE LOW POWER

27006347 (A.A. 2024-25)

Analisi dei Margini di Rumore di una Cella SRAM a 6T

Dimensionamento, validazione analitica e analisi Monte Carlo
delle variazioni di processo

Progetto 02

Stefano Scarcelli — M. 269231

3/07/2026

Indice

1	Obiettivo e Specifiche del Progetto	3
1.1	Vincoli di progetto	3
1.2	Struttura dell'elaborato	3
2	Dimensionamento e Validazione della Cella	4
2.1	Introduzione	4
2.2	Step 01 — Dimensionamento della Cella (Cell Ratio & Pull-up Ratio)	4
2.2.1	Contesto teorico	4
2.2.2	Setup di simulazione	4
2.2.3	Metodologia	5
2.2.4	Risultati	5
2.3	Step 02 — Validazione tramite il Metodo di Seevinck	7
2.3.1	Contesto teorico	7
2.3.2	Setup di simulazione	7
2.3.3	Metodologia	8
2.3.4	Risultati	8
3	Analisi Monte Carlo della Variabilità di Processo	9
3.1	Introduzione	9
3.2	Step 03 — Variazione Inter-die	9
3.2.1	Contesto teorico	9
3.2.2	Setup di simulazione	9
3.2.3	Metodologia	9
3.2.4	Risultati	10
3.3	Step 04 — Variazione Intra-die	11
3.3.1	Contesto teorico	11
3.3.2	Setup di simulazione e Metodologia	12
3.3.3	Risultati	12
4	Confronto Inter-die vs Intra-die	14
4.1	Step 05 — Analisi Comparativa	14
4.1.1	Contesto teorico	14
4.1.2	Metodologia	14
4.1.3	Risultati	14
5	Conclusioni	15

Capitolo 1 — Obiettivo e Specifiche del Progetto

L'obiettivo del progetto è il dimensionamento e la caratterizzazione della stabilità di una cella SRAM a **sei transistor** (6T), attraverso l'analisi del **margin di rumore statico** (*Static Noise Margin*, SNM) nelle fasi di **HOLD** e **READ**. Il lavoro si articola nel dimensionamento della cella tramite il **metodo grafico** della curva a farfalla, nella validazione di tale dimensionamento tramite il **metodo di Seevinck** — che consente l'estrazione dell'SNM direttamente in simulazione, senza post-processing esterno — e infine nella caratterizzazione statistica della robustezza della cella sotto **variazioni di processo**, distinguendo tra variazione **inter-die** e **intra-die**.

1.1 Vincoli di progetto

La cella deve rispettare i seguenti requisiti:

1. **Topologia**: cella SRAM standard a **sei transistor**, composta da due inverter CMOS cross-coupled più due transistor di accesso NMOS.
2. **Dimensionamento di riferimento**: i transistor di **accesso** (W_{ax}) e di **pull-up** (W_{pu}) sono fissati alla larghezza minima di tecnologia (W_{min}); il transistor di **pull-down** (W_{pdn}) è la variabile libera di dimensionamento.
3. **Robustezza target**: il dimensionamento deve garantire un margine di rumore in **READ** (il più critico dei due) pari ad almeno 120 mV alla tensione di alimentazione nominale ($V_{DD} = 1$ V).
4. **Analisi di variabilità**: la robustezza della cella va caratterizzata anche sotto variazione della tensione di soglia dei transistor, sia di tipo **inter-die** (spostamento globale, condiviso da tutti i dispositivi) sia **intra-die** (mismatch locale, indipendente per ciascun transistor).

1.2 Struttura dell'elaborato

Il lavoro è organizzato in **tre fasi**, corrispondenti ai cinque step implementati nel «*notebook Python*»:

- **Dimensionamento e validazione** (Step 01–02): individuazione del dimensionamento ottimo tramite il metodo grafico, e validazione tramite il metodo di Seevinck.
- **Analisi Monte Carlo della variabilità di processo** (Step 03–04): caratterizzazione statistica di SNM, potenza di leakage e *Data Retention Voltage* (DRV) sotto variazione inter-die e intra-die, al variare della tensione di alimentazione.
- **Confronto e sintesi** (Step 05): quantificazione della maggiore severità della variazione intra-die rispetto a quella inter-die.

Tutte le simulazioni sono state condotte in ambiente «**LTspice**», orchestrate da uno script «**Python**» (tramite la libreria `PyLTspice`) che genera i netlist parametrizzati, esegue le simulazioni — con caching dei risultati tramite `joblib` — e ne analizza i risultati.

Capitolo 2 — Dimensionamento e Validazione della Cella

2.1 Introduzione

Il dimensionamento di una cella SRAM a 6T richiede un compromesso tra due vincoli contrapposti: durante il **READ**, il transistor di pull-down deve essere sufficientemente forte rispetto a quello di accesso da non alterare il dato memorizzato (*Cell Ratio* $CR > 1$); durante il **WRITE**, il transistor di accesso deve poter sovrastare il pull-up (*Pull-up Ratio* $PR < 1$). Fissati W_{ax} e W_{pu} al valore minimo di tecnologia, l'unica variabile di dimensionamento libera è W_{pdn} , definita come:

$$CR = \frac{W_{pdn}/L_{pdn}}{W_{ax}/L_{ax}} \quad PR = \frac{W_{pu}/L_{pu}}{W_{ax}/L_{ax}} \quad (1)$$

In questo capitolo il dimensionamento viene individuato con il **metodo grafico** (Step 01), basato sull'estrazione diretta della curva a farfalla, e successivamente validato con il **metodo di Seevinck** (Step 02), che permette di ottenere l'SNM come singola misura scalare direttamente in LTspice — condizione necessaria per l'analisi statistica del *Capitolo 3*.

2.2 Step 01 — Dimensionamento della Cella (Cell Ratio & Pull-up Ratio)

2.2.1 Contesto teorico

Il margine di rumore statico è definito graficamente come il lato del **quadrato più grande inscrivibile** in uno dei due lobi della curva a farfalla, ottenuta sovrapponendo la VTC di un inverter e la VTC dell'altro, riflessa lungo la bisettrice $y = x$ (per simmetria della cella, la seconda curva non richiede una simulazione indipendente). All'aumentare di W_{pdn} , l'HSNM (fase di HOLD) tende a **diminuire** leggermente, mentre l'RSNM (fase di READ) **aumenta** — essendo il Cell Ratio a governare direttamente la robustezza in lettura.

2.2.2 Setup di simulazione

Il loop cross-coupled viene interrotto imponendo una tensione esterna (V_{sweep}) direttamente sul nodo di storage opposto a quello monitorato, anziché scollegando fisicamente il gate di un inverter: la sorgente ideale sovrascrive comunque il contributo dell'inverter accoppiato, permettendo di tracciare un solo ramo della VTC con la topologia di cella completa (inclusi i transistor di accesso). La stessa tecnica è impiegata sia in configurazione **HOLD** ($WL = 0$) sia **READ** ($WL = 1$, bitline precaricate a V_{DD}), tramite due schematic dedicati.

2.2.3 Metodologia

Per ciascun valore di $W_{\text{pdn}} = pd \cdot W_{\text{min}}$ nello sweep (pd da 1 a 16, passo 2, 8 step), viene estratta la VTC tramite un .dc sweep, e il quadrato massimo inscrivibile viene individuato tramite **ottimizzazione numerica vincolata** (metodo **SLSQP**), anziché tramite ricerca discreta sul passo di campionamento — le due curve VTC (diretta e riflessa) vengono prima interpolate con spline cubiche per ottenere funzioni continue, poi si massimizza il lato s del quadrato soggetto al vincolo che tutti e quattro i vertici giacciono nella regione compresa tra le due curve.

Il dimensionamento minimo che soddisfa il vincolo di robustezza in READ ($\text{RSNM} \geq 120$ mV) viene selezionato come configurazione finale, evitando un sovradimensionamento non necessario in termini di area.

2.2.4 Risultati




Figura 1: Curve a farfalla in fase di **HOLD** per gli 8 valori di W_{pdn} nello sweep, con evidenziato il quadrato massimo inscritto e il relativo SNM.




Figura 2: Curve a farfalla in fase di **READ** per gli stessi 8 valori di W_{pdn} .

Per $pd = 1$ ($W_{\text{pdn}} = W_{\text{min}}$) il quadrato inscritto non esiste (Cell Ratio troppo basso): la cella non è affidabilmente leggibile a questo dimensionamento minimo.

I valori estratti per l'intero sweep sono riportati in tabella:

pd	W_{pdn}	HSNM	RSNM
1	120 nm	241.05 mV	— ¹
3	360 nm	216.35 mV	84.02 mV
5	600 nm	199.85 mV	109.56 mV
7	840 nm	187.42 mV	120.00 mV
9	1080 nm	177.36 mV	124.53 mV
11	1320 nm	168.91 mV	126.25 mV
13	1560 nm	161.64 mV	126.51 mV
15	1800 nm	155.28 mV	125.96 mV




Figura 3: Andamento di HSNM e RSNM al variare di W_{pdn} , con evidenziati il target di robustezza (120 mV) e il dimensionamento selezionato.

Oltre $pd = 13$ l'RSNM smette di crescere monotonicamente e inizia a decrescere leggermente: il beneficio marginale del Cell Ratio satura, mentre il carico capacitivo aggiuntivo del pull-down inizia a penalizzare la robustezza.

Il primo valore di pd che soddisfa il vincolo $RSNM \geq 120$ mV è $pd = 7$, corrispondente a $W_{pdn} = 840$ nm. Il dimensionamento finale e i parametri derivati sono:

Parametro	Valore
W_{ax} (fisso)	120 nm ($= W_{min}$)
W_{pu} (fisso)	120 nm ($= W_{min}$)
W_{pdn} (selezionato)	840 nm ($pd = 7$)

¹Il quadrato massimo inscrivibile non converge: a $W_{pdn} = W_{min}$ il Cell Ratio ($CR = 1$) è al limite inferiore di stabilità, insufficiente a garantire una lettura affidabile.

Parametro	Valore
HSNM	187.42 mV
RSNM	120.00 mV (target: 120 mV)
Cell Ratio (CR)	7.000
Pull-up Ratio (PR)	1.000

Questo dimensionamento — $W_{ax} = W_{pu} = W_{min}$, $W_{pdn} = 7 \cdot W_{min}$ — costituisce la geometria fissa della cella utilizzata in tutti gli step successivi.

2.3 Step 02 — Validazione tramite il Metodo di Seevinck

2.3.1 Contesto teorico

Il metodo grafico dello Step 01, pur corretto, richiede l'estrazione e il post-processing dell'intera curva VTC per ogni punto di lavoro — un approccio non scalabile per un'analisi statistica su migliaia di run. Il **metodo di Seevinck**² risolve questo limite applicando un **cambio di coordinate** che ruota il sistema di riferimento di 45°:

$$x = \frac{1}{\sqrt{2}}u + \frac{1}{\sqrt{2}}v \quad y = -\frac{1}{\sqrt{2}}u + \frac{1}{\sqrt{2}}v \quad (2)$$

In questo sistema ruotato, l'SNM si ottiene come **massimo di una singola grandezza** (v) lungo lo sweep di u , anziché tramite ricerca geometrica del quadrato inscritto — rendendo la misura esprimibile come una singola direttiva `.meas` di LTspice.

2.3.2 Setup di simulazione

Ciascun ramo della curva a farfalla è implementato come un **self-loop indipendente**: l'inverter (con il proprio transistor di accesso) viene retroazionato su se stesso tramite due sorgenti di tensione controllate in cascata, secondo lo schema verificato³:

$$x = \frac{1}{\sqrt{2}}u + \frac{1}{\sqrt{2}}v \quad v = u + \sqrt{2} \cdot V_{out} \quad (3)$$

dove V_{out} è l'uscita dell'inverter del ramo stesso. I due rami sono elettricamente indipendenti (nessun accoppiamento diretto), differendo solo nel segno del termine in u — coerentemente con la simmetria speculare dei due lobi della curva a farfalla.

²E. Seevinck, F.J. List, J. Lohstroh, «Static-noise margin analysis of MOS SRAM cells», *IEEE Journal of Solid-State Circuits*, vol. 22, no. 5, 1987, pp. 748–754.

³Circuito verificato contro la soluzione dell'esercizio Purdue ECE559 (MOS VLSI Design), Fall 2009, HW6 — a sua volta basato su Seevinck et al., 1987. Un primo tentativo di implementazione, basato su un'unica equazione auto-referenziale condivisa tra i due rami, produceva un'ambiguità multi-valore che il solutore DC risolveva scorrettamente (pinning ai limiti dello sweep anziché convergenza al vero massimo locale); la topologia a due rami indipendenti, ciascuno con il proprio inverter reale, risolve il problema riproducendo esattamente il meccanismo di retroazione della cella fisica in coordinate ruotate.

2.3.3 Metodologia

Per ciascuna configurazione (HOLD e READ), un singolo .dc sweep di u produce direttamente $v_{a(u)}$ e $v_{b(u)}$ per i due rami; l'SNM è il minimo tra i due massimi locali, scalato per $\cos(45^\circ)$:

$$\text{SNM} = \min(\max(v_a), \max(v_b)) \cdot \cos(45^\circ) \quad (4)$$

Il minimo tra i due massimi cattura correttamente il lobo **peggiore**, condizione necessaria per una stima corretta anche in presenza di asimmetrie indotte da mismatch (rilevante per l'analisi Monte Carlo del Sezione 3, dove il metodo di Seevinck viene riutilizzato direttamente).

2.3.4 Risultati




Figura 4: Confronto tra l'SNM estratto graficamente (Step 01) e tramite il metodo di Seevinck (Step 02), per HOLD e READ.

Grandezza	Grafico (Step 01)	Seevinck (Step 02)	Δ
HSNM	187.42 mV	187.42 mV	0.00%
RSNM	120.00 mV	120.00 mV	0.00%

I due metodi, indipendenti nell'implementazione, coincidono esattamente — confermando la correttezza sia dell'estrazione grafica sia della topologia a rami indipendenti del metodo di Seevinck. Quest'ultimo, per la sua natura di misura scalare diretta, è il metodo adottato per tutte le simulazioni Monte Carlo del prossimo capitolo.

Capitolo 3 — Analisi Monte Carlo della Variabilità di Processo

3.1 Introduzione

Il dimensionamento validato nel *Capitolo 2* è nominale: non tiene conto delle variazioni di processo che, in un dispositivo reale, spostano la tensione di soglia dei transistor rispetto al valore di progetto. Queste variazioni si distinguono in due categorie:

- **Inter-die**: uno spostamento **globale** e uniforme, condiviso da tutti i transistor sullo stesso die.
- **Intra-die**: un mismatch **locale**, indipendente per ciascun transistor, che rompe la simmetria della coppia di inverter cross-coupled.

Entrambe vengono caratterizzate tramite simulazione **Monte Carlo** a 2500 run per punto di tensione, sullo stesso schematic a rami indipendenti validato nello Step 02, con v_{th} modellato come variabile gaussiana — condivisa tra i transistor per il caso inter-die, indipendente per il caso intra-die. Per ciascun punto di V_{DD} vengono estratti **leakage**, **HSNM**, **RSNM** e, aggregando i risultati sull'intero sweep di tensione, la distribuzione della **Data Retention Voltage** (DRV) — la tensione minima alla quale la cella conserva ancora il dato.

3.2 Step 03 — Variazione Inter-die

3.2.1 Contesto teorico

Nel modello inter-die, tutti i transistor dello stesso tipo (NMOS o PMOS) condividono lo stesso draw casuale `gauss()` per ogni run — coerentemente con la libreria di modelli Monte Carlo del progetto, dove un'unica variabile aleatoria è associata a ciascun tipo di dispositivo. Questo riproduce uno spostamento coerente e uniforme delle soglie sull'intero die, senza introdurre asimmetria tra i due inverter della cella.

3.2.2 Setup di simulazione

Poiché la topologia a rami indipendenti (Step 02) richiede WL come parametro fisso per invocazione, ciascun punto di V_{DD} richiede **due** simulazioni separate — una per HOLD ($WL = 0$) e una per READ ($WL = 1$) — con lo stesso seed di generazione casuale, in modo che il run i -esimo condivida lo stesso draw di mismatch in entrambe le configurazioni: condizione necessaria per l'estrazione del DRV, che richiede di confrontare HSNM e RSNM **della stessa cella** attraverso lo sweep di tensione.

3.2.3 Metodologia

Lo sweep di V_{DD} copre l'intervallo 1.0–0.3 V con passo 0.1 V (8 punti), scalando coerentemente

anche bitline e wordline⁴. Per ciascun run e ciascun V_{DD} , una cella è considerata **guasta** se HSNM o RSNM scende sotto la soglia di 60 mV; il DRV di ciascuna cella è la tensione più bassa, nello sweep discreto, alla quale entrambi i margini restano ancora sopra soglia.

3.2.4 Risultati

Statistiche di leakage e SNM ai punti estremi dello sweep:

V_{DD}	Leakage (media)	HSNM (media)	RSNM (media)	Run validi
1.0 V	185.56 nW	186.76 mV	120.84 mV	2500
0.7 V	72.53 nW	161.98 mV	106.85 mV	2500
0.5 V	35.97 nW	129.83 mV	83.00 mV	2500
0.3 V	15.26 nW	68.64 mV	40.92 mV	2500




Figura 5: Media $\pm$ deviazione standard di HSNM e RSNM (sinistra) e potenza di leakage media in scala logaritmica (destra), al variare di V_{DD} .




Figura 6: Distribuzioni di HSNM e RSNM per ciascun punto di V_{DD} , con relativo fit gaussiano.

Il conteggio dei **nuovi** fallimenti (soglia 60 mV) a ciascun passo di tensione, e il totale cumulativo, sono riportati di seguito:

⁴Bitline e wordline devono essere scalate insieme a V_{DD} : una bitline fissa a 1 V con V_{DD} ridotta sovraccaricherebbe artificialmente il nodo di storage tramite il transistor di accesso in fase di READ, sovrastimando l'RSNM proprio ai punti di tensione più bassa, dove la stima è più critica ai fini del DRV.

V_{DD}	Nuovi fallimenti	Cumulativo
1.0 V	0	0
0.9 V	0	0
0.8 V	1	1
0.7 V	12	13
0.6 V	60	73
0.5 V	240	313
0.4 V	763	1076
0.3 V	1056	2132




Figura 7: Nuovi fallimenti per passo di tensione (barre) e cumulativo (linea), per la variazione inter-die.

Alla tensione nominale, nessuna cella risulta ancora guasta; il primo fallimento compare a 0.8 V.

A 0.3 V, il **85.3%** della popolazione (2132 su 2500) ha già perso la capacità di ritenzione del dato — confermando che, anche per una variazione puramente globale e priva di asimmetria tra i due inverter, la robustezza della cella degrada rapidamente al diminuire di V_{DD} .

3.3 Step 04 — Variazione Intra-die

3.3.1 Contesto teorico

A differenza del caso inter-die, la variazione intra-die assegna a **ciascun transistor** un draw gauss() indipendente, rompendo la simmetria della coppia cross-coupled: i due inverter non sono più identici, e la curva a farfalla perde la propria simmetria rispetto alla bisettrice — condizione fisicamente più realistica e più severa per la stabilità della cella.

3.3.2 Setup di simulazione e Metodologia

Identici allo Step 03 — stesso sweep di V_{DD} , stesso numero di run, stessa soglia di fallimento — con l'unica differenza nel modello SPICE: tre modelli distinti (pull-up, pull-down, accesso), ciascuno con il proprio draw gauss() indipendente valutato per ogni run, anziché un'unica coppia di modelli condivisi.

3.3.3 Risultati

V_{DD}	Leakage (media)	HSNM (media)	RSNM (media)	Run validi
1.0 V	183.57 nW	166.64 mV	97.51 mV	2500
0.7 V	71.79 nW	143.37 mV	84.87 mV	2500
0.5 V	35.60 nW	113.16 mV	62.97 mV	2500
0.3 V	15.04 nW	53.13 mV	22.85 mV	2500




Figura 8: Media $\pm$ deviazione standard di HSNM e RSNM (sinistra) e potenza di leakage media (destra), variazione intra-die.




Figura 9: Distribuzioni di HSNM e RSNM per ciascun punto di V_{DD} , con fit gaussiano, variazione intra-die.

V_{DD}	Nuovi fallimenti	Cumulativo
1.0 V	156	156
0.9 V	30	186
0.8 V	56	242
0.7 V	74	316
0.6 V	186	502
0.5 V	490	992
0.4 V	1051	2043
0.3 V	446	2489




Figura 10: Nuovi fallimenti per passo di tensione (barre) e cumulativo (linea), per la variazione intra-die. A differenza del caso inter-die, un numero non trascurabile di celle (156, pari al 6.24% della popolazione) risulta già guasto alla tensione nominale.

Il risultato più rilevante di questo step è che **156 celle su 2500 (6.24%)** risultano già sotto la soglia di robustezza a $V_{DD} = 1.0$ V nominale — un fallimento che non ha alcun analogo nel caso inter-die, dove la tensione nominale è priva di fallimenti. A 0.3 V, il **99.6%** della popolazione (2489 su 2500) ha perso la ritenzione del dato, contro l'85.3% del caso inter-die.

Capitolo 4 — Confronto Inter-die vs Intra-die

4.1 Step 05 — Analisi Comparativa

4.1.1 Contesto teorico

I risultati del **Capitolo 3** vengono qui confrontati direttamente, per quantificare quanto la variazione intra-die — più realistica fisicamente, poiché rompe la simmetria della cella — sia effettivamente più severa rispetto a una variazione puramente globale.

4.1.2 Metodologia

Il confronto è condotto sulla media di HSNM e RSNM alla tensione nominale ($V_{DD} = 1.0$ V), calcolando la variazione percentuale:

$$\Delta\% = \frac{\text{intra-die} - \text{inter-die}}{\text{inter-die}} \times 100 \quad (5)$$

e sovrapponendo gli andamenti di SNM e leakage sull'intero sweep di tensione per entrambi i casi.

4.1.3 Risultati

Metrica	Inter-die	Intra-die	Variazione
Read SNM	120.84 mV	97.51 mV	−19.31%
Hold SNM	186.76 mV	166.64 mV	−10.77%




Figura 11: Confronto diretto di RSNM, HSNM e potenza di leakage tra variazione inter-die e intra-die, sull'intero sweep di V_{DD} .

La variazione intra-die degrada l'RSNM quasi **il doppio** rispetto all'HSNM in termini relativi (−19.3% contro −10.8%), confermando che la fase di READ — già più critica nel caso nominale (**Capitolo 2**) — è anche la più sensibile al mismatch locale tra i due inverter. La potenza di leakage media risulta invece pressoché insensibile al tipo di variazione, essendo dominata dal valore assoluto di V_{th} più che dalla simmetria tra i dispositivi.

Capitolo 5 — Conclusioni

Il dimensionamento individuato nel *Capitolo 2* ($W_{\text{pdn}} = 7 \cdot W_{\text{min}}$, $CR = 7$) soddisfa il target di robustezza nominale ($\text{RSNM} = 120 \text{ mV}$), con perfetta coincidenza tra il metodo grafico e il metodo di Seevinck ($\Delta = 0.00\%$ su entrambi HSNM e RSNM) — a conferma della correttezza della topologia a rami indipendenti adottata per l'estrazione scalare dell'SNM.

L'analisi Monte Carlo del *Capitolo 3* mostra tuttavia che questo dimensionamento, per quanto robusto in condizioni nominali, non è sufficiente a garantire l'assenza di fallimenti sotto variazione di processo **realistica**: mentre la variazione inter-die lascia la cella priva di fallimenti fino a 0.8 V, la variazione **intra-die** — l'unica che rompe la simmetria della coppia cross-coupled — produce già un 6.24% di celle guaste alla tensione nominale. Questo risultato, assente da qualunque analisi che consideri solo la variazione globale, evidenzia come il mismatch locale tra dispositivi nominalmente identici sia il vero fattore limitante per la robustezza di una cella SRAM in tecnologie scalate.

Il confronto diretto del *Capitolo 4* quantifica questa maggiore severità: a parità di tensione nominale, l'**intra-die** degrada l'RSNM del 19.3% e l'HSNM del 10.8% in più rispetto al caso **inter-die**, con la fase di READ — già la più critica in condizioni nominali — a risultare anche la più vulnerabile al mismatch locale. Ai fini di un dimensionamento realmente robusto, questi risultati suggeriscono che il target di SNM nominale andrebbe fissato con un margine di sicurezza che tenga esplicitamente conto della componente intra-die, anziché basarsi solo sulla caratterizzazione nominale del *Capitolo 2*.